立题简介：
内容：回顾FPGA逻辑部分Verilog实验-与门；
来源：实际得出；
作用：回顾FPGA逻辑部分Verilog实验-与门；
仿真环境：Quartus II 11.0；
日期：2019-03-29；
=====================分割线========================
立题详解：
本次回顾FPGA逻辑部分Verilog实验-与门，使用“FPGA芯片”为“EP4CE6E22C8”，价格约“15.00RMB/PCS”，“LEs数目”约为“6272”;
PS：逻辑部分主要有5个：“与门”、“或门”、“非门”、“异或门”、“同或门”；
本次附加为“与门”及“与非门”，代码实测可用，简介如下：
i）、“开发环境”：环境为“Quartus II 11.0”；
ii）、FPGA芯片：芯片为“EP4CE6E22C8”，价格约“15.00RMB/PCS”，“LEs数目”约为“6272”;
iii）、“电路描述”：使用电路描述为“组合逻辑电路”；
1、“与门”
首先，对“与门”代码而言，功能为：检测“a/b按键”的“与逻辑”，控制“4个LED的亮灭状态”；
具体代码如：
module my_and(a,b,out_all);
input a;
input b;
output[3:0]out_all;
reg [3:0]out_all;
always @(*)
if(a&b)
out_all <= 4'b0000;
else
out_all <= 4'b1010;
endmodule
如上所示，特别注意其中的写法为：
其中，重点注意以下3项：
i）、“与门”：表示方法为“a&b”，逻辑运算符为“&”；
ii）、“output[3:0]out_all”：默认定义为“wire类型”，在后续使用“<=”（非阻塞赋值）时，需先将其定义为“reg”，即“”，否则无法通过编译；
iii）、“*”：表示“任意量发生变化”；
其次，RTL级截图如下：
再次，引脚分配如下：
2、“与非门”
对“与非门”代码而言，只需将上例的“与门逻辑式”(“a&b”)，改成“与非门逻辑”，其余不变即可实现“与非门逻辑”；
