最近没怎么更新，一直在处理各种案子，今天说一个现在做的，比较棘手的。
我们CP测试的wafer，大体分为两种：一是有植球的，也就是bump以后的。这种产品测起来简直不要太爽，最近也有遇到，但是量比较少，最多一个产品才8张wafer。二是pad，也就是刚从fab厂制作出来，测试以后植球的。这种产品就比较头疼，最近也是因为这种产品，搞到头大，现在基本测起来了，才有功夫来头条更新。
最近在搞得这个案子，测试流程比较复杂。首先，在高温下测试，称之为CP1。然后，将wafer放入烤箱，高温烘烤一段时间,称之为bake。bake完成后，进行常温下测试，称之为CP2。最后，拿去植球（bump），之后进行常温测试，称之为CP3。最后一道测试CP3，以后合并CP1-CP3的map，就可以直接剪片了，所以也称CP3为FT。
仅仅测试流程就这么复杂，实际测起来，比这更繁琐。
在CP1和CP2阶段，由于客户规定和我们自己的管控，OD被卡的很严格。
这里要简单讲一下什么是OD。OD是overdrive的缩写，指的是wafer到探针的距离，通常的计算单位是um。这部分不细讲，以后搞一个专门的讲解。
为什么要把控OD？我简单画一个示意图。当然，这只适用于pad类产品。
图一为OD过大，导致wafer上的芯片被扎穿，测试的结果，通常显示short，意为短路。
图二为OD过小，探针未与wafer接触，测试结果通常显示open，意为开路。
以上两者基本上为每个产品都要进行的测试项，简称OS。（open/short）
图一：OD过大
图二：OD过小
这里要说明的是，并不是探针在上下移动，而是承载wafer的chuck上下移动，让芯片去扎探针。
这个看起来简单吧，不就是让探针扎到中间深度位置嘛。这里，要思考两个问题：第一，怎么确认探针是扎在中间深度。第二，怎样在移动和不断测试中确保探针扎在中间位置。
关于第一个问题的解决办法，也是我想说的一个测试建议：无论你是甲方客户还是乙方测试厂，都请务必抓取OD1/OD2/OD3。如果是客户，要给测试厂提出这个要求，保留每批wafer的OD记录。如果是测试厂，请做好每批产品的OD记录。怎么确认探针是扎在中间深度？每个产品的封装类型不同，导致对OD的要求各不相同，但在CP这里，我们卡的是OD3-OD1的值。OD1指的是O/S的pin 中，有1根pin是pass的OD值。OD2指的是O/S所有pin都pass的OD值。OD3指的是所有测试项都pass的OD值。
关于第二个问题的解决办法，可以通过设置探针台（probe）来实现。改变chuck移动速度，这是在多工位、每个工位有很多pin的情况下，最适合的一个方案。可以有效避免因针的形变而带来的偏差。加大对针频率和设置对针位置，可以有效预防针位偏移。这俩设置，会加长测试时间，但是实际测试效果，挺不错。
说了那么多，来看看我这个案子。
客户卡的OD(OD3-OD1)比我们自己卡的都严格。但是客户的针卡供应商做的针卡又有问题，一是偏针，二是O/S。偏针就是每根pin扎的位置不一致，这是针卡在做的时候，mask制作有问题 ，导致测试时针迹偏移，OD越大，针迹越偏。O/S是总有一个工位测试会出现连续O/S，这个可能是针卡的工位间存在高低差，我们也不敢随意加OD。由于这两种问题，导致前期的量产过程中，总是测测停停，再加上有一些wafer本身就有问题，测起来就头大。后期对于这两个问题，针卡厂商也进产线解决过，但是有点效果，但是也还会存在。我们这边是怎么处理的呢?对于偏针，我们在probe机台上设置PMI，但是效果不太行，所以现在只能靠人力核查，每片wafer 测试之前，都要核验一遍针迹。对于O/S，我们认为是针卡本身和probe都存在高低差，所以，一旦出现O/S，我们就卸卡，清针、磨针，目的是把针尖稍微磨平一点。以上措施，只暂看效果尚可，绝非长久之计，目前还在思考如果解决。
没想到，仅仅一个小问题就写了这么多。今天就到这了，有时间接着写。各位晚安。
