当晶体管可以产生0、1的信号后，如何组合这些信号，将基态的信号提升维度，就是摆在人们面前的问题了。如果说一个个晶体管是独立的点，连接它们后，就可以形成线性信息，由0维的有无，升级为1维的线性状态。于是有了逻辑门电路。
基础的逻辑门有
1）、与门（英语：AND gate）， 当输入均为高电平（1）时，输出才为高电平（1）；若输入中有一个或以上低电平时（0），则输出为低电平（0）。
2）、或门（英语：OR gate）， 只要输入中有一个为高电平时（1），输出就为高电平（1）；只有当所有的输入全为低电平时（0），输出才为低电平（0）。
3）、非门（英语：NOT gate），当其输入端为高电平（1）时输出端为低电平（0），当其输入端为低电平（0）时输出端为高电平（1）。也就是说，输入端和输出端的电平状态总是反相的。
由基础逻辑门电路可以组合成与非门、或非门、异或门、同或门等逻辑门。逻辑门的组合可以形成不同条件的信号。由不同状态的输入，产生对应的输出，意味着可以将基态的存在信息，归类至对应的处理线程，产生了线性的信号。例如实现一个半加器，将输入的0维状态信息，组合成了1维的线性信号，按照类别输出。
中国的太极哲学中有“太极生两仪,两仪生四象”的内容，同样是由0维的状态，升级为1维的信息，同学们可以思考一下。
